

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-275823

(43)Date of publication of application : 22.10.1993

(51)Int.Cl.

H05K 1/16

H01C 7/00

H01C 17/24

H01L 27/01

H05K 3/28

H05K 3/40

(21)Application number : 04-096000

(71)Applicant : TAIYO YUDEN CO LTD

(22)Date of filing : 24.03.1992


(72)Inventor : KAGAWA TOSHIYUKI

(54) MANUFACTURE OF HYBRID INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To accurately regulate resistors individually by preventing a conductive film from being formed over a through-hole drilled on an insulating circuit board when resistors formed on the circuit board are subjected to trimming, thereby hindering the resistors from being connected in parallel or connected in a loop through another interconnection pattern and resistors.

CONSTITUTION: An interconnection pattern and a land electrode are formed on an insulating circuit board 1. At this time, a conductive film is not formed over the inner peripheral surface of a through-hole 2. Resistive paste is printed and applied between a pair of through-hole land electrodes 31 and 33 and a pair of through-hole land electrodes 32 and 34 and calcined, thereby producing resistors 4 and 4'. In the laser trimming of the resistors, because a conductive film is not formed over the through-hole 2, resistors that are connected in parallel or connected in a loop through another interconnection pattern and resistors are never produced. Hence, each resistor can be trimmed to an accurate desired resistance value.



LEGAL STATUS

[Date of request for examination] 28.08.1995

[Date of sending the examiner's decision of rejection] 26.08.1997

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-275823

(43)公開日 平成5年(1993)10月22日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 5 K 1/16	C	6921-4E		
H 0 1 C 7/00	A			
17/24	C	8935-5E		
H 0 1 L 27/01	3 2 1	8418-4M		
H 0 5 K 3/28	G	7511-4E		

審査請求 未請求 請求項の数1(全 5 頁) 最終頁に続く

(21)出願番号 特願平4-96000

(22)出願日 平成4年(1992)3月24日

(71)出願人 000204284

太陽誘電株式会社

東京都台東区上野6丁目16番20号

(72)発明者 賀川 俊之

東京都台東区上野6丁目16番20号 太陽誘
電株式会社内


(74)代理人 弁理士 加藤 恭介

(54)【発明の名称】 混成集積回路装置の製造方法

(57)【要約】

【目 的】 回路基板上のスルーホールを介して並列接続される抵抗体の個々の抵抗値を測定しながらトリミングが可能である。

【構 成】 第1工程において、絶縁性回路基板に貫通孔が穿設される。第2工程において、前記絶縁性回路基板の上下両面に配線パターンおよびランド電極が形成される。第3工程において、前記絶縁性回路基板に穿設された貫通孔の周辺に形成されたランド電極間に抵抗体が形成される。第4工程において、前記抵抗体の検査用電極および回路部品用ランド電極を除く絶縁性回路基板の表面をオーバーコートガラスが被覆される。第5工程において、前記抵抗体の抵抗値を測定しながらその値が調整される。第6工程において、前記貫通孔内に導体を形成し、絶縁性回路基板の上下のランド電極が電気的に接続される。



【特許請求の範囲】

【請求項 1】 絶縁性回路基板に貫通孔を穿設する第 1 工程と、

前記絶縁性回路基板の上下両面に配線パターンおよびランド電極を形成する第 2 工程と、

前記絶縁性回路基板に穿設された異なる貫通孔の周辺に形成されたランド電極間に抵抗体を形成する第 3 工程と、

前記抵抗体の検査用電極および回路部品用ランド電極を除く絶縁性回路基板の表面をオーバーコートガラスによって被覆する第 4 工程と、

前記抵抗体の抵抗値を測定しながらその値を調整する第 5 工程と、

前記貫通孔内に導体を形成し、絶縁性回路基板の上下のランド電極を電氣的に接続する第 6 工程と、

から構成されることを特徴とする混成集積回路装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、絶縁性回路基板上に印刷抵抗体が形成されている混成集積回路装置の製造方法に関するものである。特に、本発明は、パワー混成集積回路装置のように、抵抗体等に大きい電流が流れる場合に好適である。

【0002】

【従来の技術】図 7 は従来の混成集積回路装置における抵抗体を形成する方法を説明するための概略図である。図 8 は図 7 における抵抗体の等価回路を示す図である。図 7 を参照しつつ従来例における混成集積回路装置の製造方法を説明する。図 7 において、たとえばセラミック等の絶縁性回路基板 11 には、貫通孔が穿設される。そして、当該絶縁性回路基板 11 には、その両面に図示されていない配線パターン、当該配線パターンに接続された回路部品と外部接続端子用ランド電極、および貫通孔の内周面に形成された導電膜とその近傍の上下両面とを接続するスルーホールランド電極 13、13' とが、たとえばスクリーン印刷法等で形成される。

【0003】その後、抵抗体ペーストは、たとえば前記ランド電極 13、13' 間に印刷される。そして、ランド電極 13、13' 間に形成された抵抗体ペーストは、所定の温度によって焼成されて、抵抗体 14、14' となる。さらに、図示されていない外部接続端子を接続するランド電極等、および回路部品を搭載するランド電極を除く絶縁性回路基板 11 の全面には、耐湿性を保持するためのオーバーコートガラス 15、15' が被覆される。このような状態において、前記抵抗体 14、14' の抵抗値は、必ずしも設計通りのものになっていない。そこで、抵抗体 14、14' は、オーバーコートガラス 15、15' の上から、レーザートリミングによって溝 16 および 16' が形成され、その値を設計通りにする

ように調整される。たとえば、スルーホールランド電極 13 および 13' の一部には、抵抗体 14、14' の抵抗を測定するために、オーバーコートガラス 15、15' が施されていない。したがって、抵抗体 14、14' の抵抗値をトリミングする際に、図示されていない検査用プローブは、ランド電極 13、13' の上記部分に当接される。そして、抵抗体 14、14' は、その抵抗値を測定しながら、レーザー光線を照射することによって、前記溝 16、16' の深さを変えて、抵抗値が調整される。そして、上記レーザー光線は、抵抗体 14、14' の抵抗値が設計値に達した時に停止される。

【0004】さらに、上記のようにして作られた絶縁性回路基板 11 の図示されていないランド電極上には、上記抵抗体 14、14' のような厚膜抵抗体以外の表面実装用の回路部品および外部接続端子が搭載される。回路部品等が搭載された後の絶縁性回路基板 11 上には、必要により外装塗装が施されて混成集積回路装置となる。

【0005】上記混成集積回路装置は、小型化のため、あるいは電源用として大電流を流すため、図 7 に示すように、絶縁性回路基板 11 の両面に抵抗体 14、14' が形成される。そして、抵抗体 14、14' は、絶縁性回路基板 11 のスルーホール 12 を介して電氣的に接続され、図 8 に示す等価回路のような並列接続となる。

【0006】

【発明が解決しようとする課題】図 7 に示すように、絶縁性回路基板 11 の上下両面に形成された抵抗体 14、14' は、スルーホール 12 を介して、並列接続されているため、スルーホールランド電極 13 および 13' に当接された検査用プローブによって測定される抵抗値は、両者の合成抵抗値を測定していることになる。しかし、電源用に使用される混成集積回路装置は、抵抗体 14、14' の合成された抵抗値が同じでも、各抵抗体の抵抗値が相違すると、この部分に流れる電流も相違し、信頼性あるいは寿命に問題を有する。このような場合には、各抵抗体を独立に測定し、その抵抗値が同じになるように調整することが望ましい。

【0007】上記のように、スルーホールによって並列に接続されている抵抗体、あるいは他の配線パターンと抵抗体を介してループ接続されている抵抗体の合成された抵抗値は、測定できる。しかし、並列に接続されている個々の抵抗体の抵抗値、あるいは他の配線パターンと抵抗体を介してループ接続されている個々の抵抗体の抵抗値は、測定できない。本発明は、以上のような課題を解決するためのもので、絶縁性回路基板上に抵抗体が並列に接続されていても、個々の抵抗体の抵抗値を測定しながらトリミングが可能な混成集積回路装置の製造方法を提供することを目的とする。

【0008】

【課題を解決するための手段】前記目的を達成するために、本発明における混成集積回路装置の製造方法は、絶

緑性回路基板（図1ないし図6の1）に貫通孔（図1ないし図5の2）を穿設する第1工程と、前記絶縁性回路基板（1）の上下両面に配線パターンおよびランド電極（図2ないし図6の31、32、33、34）を形成する第2工程と、前記絶縁性回路基板（1）に穿設された異なる貫通孔（2）の周辺に形成されたランド電極（31、32、33、34）間に抵抗体（図3ないし図6の4、4'）を形成する第3工程と、前記抵抗体（4、4'）の検査用電極および回路部品用ランド電極（31、32、33、34）を除く絶縁性回路基板（1）の表面をオーバーコートガラス（図4ないし図6の5）によって被覆する第4工程と、前記抵抗体（4、4'）の抵抗値を測定しながらその値を調整する第5工程と、前記貫通孔（2）内に導体を形成し、絶縁性回路基板（1）の上下のランド電極（31と32、33と34）を電気的に接続する第6工程とから構成される。

【0009】

【作 用】本発明における混成集積回路装置の製造方法は、絶縁性回路基板上に配線パターンおよびランド電極を形成する。この配線パターンおよびランド電極が形成される際に、貫通孔の内周面には、導電膜が形成されない。そして、前記異なるランド電極間には、抵抗体ペーストが、たとえばスクリーン印刷され、その後、焼成される。この状態で、絶縁性回路基板の貫通孔部分、回路部品あるいは外部接続端子を接続するためのランド電極、および抵抗体の抵抗値を測定するための端子となるランド電極を除いた部分には、オーバーコートガラスが被覆される。その後、ランド電極間の抵抗値を測定しながら抵抗体の抵抗値をトリミングする。したがって、スルーホールには、導電膜が形成されていないので、絶縁性回路基板の両面に抵抗体を形成しても、これらが並列抵抗となったり、あるいは他の回路によってループ抵抗とならない。そのため、各抵抗体は、独立してその抵抗値が測定される。トリミング終了後、貫通孔の内周面には、導体が形成され、絶縁性回路基板の上下に設けられているランド電極を電気的に接続する。このようにして、絶縁性回路基板には、ランド電極とスルーホールを介して、設計通りの抵抗値を持った並列抵抗体が形成される。

【0010】

【実施例】図1ないし図6を参照しつつ本発明における混成集積回路装置の製造方法を説明する。図1は本発明の一実施例で、絶縁性回路基板に貫通孔を穿設した状態を説明するための図である。図2は本発明の一実施例で、絶縁性回路基板に貫通孔を穿設した後、ランド電極を形成した状態を説明するための図である。図3は本発明の一実施例で、ランド電極間に抵抗体を形成した状態を説明するための図である。図4は本発明の一実施例で、抵抗体上にオーバーコートガラスを被覆した状態を説明するための図である。図5は本発明の一実施例で、

抵抗体の値をトリミングする際の状態を説明するための図である。図6は本発明の一実施例で、スルーホールによって絶縁性回路基板の上下面に形成されているランド電極間を接続した状態を説明するための図である。

【0011】図1に示すように、絶縁性回路基板1には、たとえばセラミック等の絶縁性のもので、所定の場所に貫通孔2が穿設される。図2に示すように、前記絶縁性回路基板1の両主面上には、スルーホールランド電極31、32、33、34、図示されていない回路部品あるいは外部接続端子を接続するためのランド電極、および配線パターンが、たとえばスクリーン印刷法によって印刷塗布される。その後、上記印刷塗布されたランド電極および配線パターンは、絶縁性回路基板1ごと焼成される。本発明と従来例との相違は、この時点において、スルーホール内に導電膜が形成されていないことである。

【0012】次に、図3に示すように、スルーホールランド電極31および33と、スルーホールランド電極32および34との間に、抵抗体ペーストが、たとえばスクリーン印刷により印刷塗布される。その後、上記抵抗体ペーストは、焼成されて抵抗体4、4'が形成される。その後、図4に示すように、上記抵抗体4、4'、および図示されていない配線パターンが形成されている絶縁性回路基板1は、回路部品あるいは外部接続端子を接続するランド電極および前記抵抗体4、4'の抵抗値を測定する端子となる部分を除いて、オーバーコートガラス5によって被覆される。すなわち、抵抗体4、4'は、図4に示すスルーホールランド電極31と33、および32と34とに検査用プローブが当接され、その抵抗値が測定される。抵抗体4、4'は、上記状態の抵抗値が設計した値より小さくなるようにしてあるので、図示されていないレーザー光線の照射によって図5に示す溝6が形成される。このようなレーザー光線のトリミングは、スルーホールランド電極31と33とに検査用のプローブを当接して、その間の抵抗値を測定しながら溝6の深さを調整する。レーザートリミングは、絶縁性回路基板1の一方の面における抵抗体を一個一個測定しながら行い、その後、他方の面も同様に行なう。抵抗体のレーザートリミングは、貫通孔2に導電膜が形成されていないため、並列接続された抵抗体あるいは他の配線パターンと抵抗体を介してループ接続された抵抗体がなくなる。したがって、個々の抵抗体の抵抗値は、所望の正確な値にトリミングされる。なお、抵抗体4、4'のレーザートリミングは、短時間内にオーバーコートガラス5および抵抗体4、4'を蒸発させた後、レーザー光線の熱によってオーバーコートガラス5の表面が図6に示す符号8のように修復される。

【0013】その後、前記絶縁性回路基板1に形成された図示されていない回路部品搭載用ランド電極および外部接続端子用ランド電極には、回路部品および外部接続

端子が、たとえばはんだペーストを介して搭載される。そして、回路部品および外部接続端子と絶縁性回路基板 1 とは、たとえばリフロー炉によって加熱されることによりはんだ付けされる。また、前記貫通孔 2 には、導電性樹脂 7、7'、たとえば銀フィラー入りエポキシ樹脂がスクリーン印刷法により埋め込まれる。さらに、貫通孔 2 内に入れる導体は、前記導電性樹脂 7、7' の他に、たとえば金属ピンにすることも可能である。また、貫通孔 2 に導電ペーストを使用する場合は、その後、導電ペーストにレーザー光線を照射して、この部分を焼き付ける必要がある。

【0014】以上、本実施例を詳述したが、前記本実施例に限定されるものではない。そして、特許請求の範囲に記載された本発明を逸脱することがなければ、種々の設計変更を行うことが可能である。たとえば、本実施例において、絶縁性回路基板、抵抗体、オーバーコートガラス等の材質について、特に詳述していないが、公知のものであれば、どのようなものでも良いことはいうまでもない。

【0015】

【発明の効果】本発明によれば、絶縁性回路基板に形成された抵抗体をトリミングする際に、絶縁性回路基板に穿設された貫通孔には、導電膜が形成されていないので、抵抗体が並列接続、あるいは他の配線パターンと抵抗体を介したループ接続とならないため、個々の抵抗体を正確に調整できる。したがって、本発明の製造方法によって製造された混成集積回路装置は、信頼性が高く、寿命の長いものとなった。

【図面の簡単な説明】

【図 1】 本発明の一実施例で、絶縁性回路基板に貫通孔を穿設した状態を説明するための図である。

【図 2】 本発明の一実施例で、絶縁性回路基板に貫通孔を穿設した後、ランド電極を形成した状態を説明するための図である。

【図 3】 本発明の一実施例で、ランド電極間に抵抗体を形成した状態を説明するための図である。

【図 4】 本発明の一実施例で、抵抗体上にオーバーコートガラスを被覆した状態を説明するための図である。

【図 5】 本発明の一実施例で、抵抗体の値をトリミングする際の状態を説明するための図である。

【図 6】 本発明の一実施例で、スルーホールによって絶縁性回路基板の上下面に形成されているランド電極間を接続した状態を説明するための図である。


【図 7】 従来の混成集積回路装置における抵抗体を形成する方法を説明するための概略図である。

【図 8】 図 7 における抵抗体の等価回路を示す図である。


【符号の説明】

- 1・・・絶縁性回路基板
- 2・・・貫通孔
- 31、32、33、34・・・スルーホールランド電極
- 4、4'・・・抵抗体
- 5・・・オーバーコートガラス
- 6・・・溝
- 7、7'・・・導電性樹脂
- 8・・・修復部


【図 1】




【図 2】




【図 3】




【図 8】




【図 4】




【図 5】



【図 6】



【図 7】



フロントページの続き

(51) Int. Cl. 5

H05K 3/40

識別記号

庁内整理番号

F I

技術表示箇所

E 7511-4E